Macam Macam Rangkaian Flip FLop

Rangkaian Flip_flop pada umumnya dibagi menjadi beberapa macam, yaitu S-R Flip-flop, D Flip-flop T Flip-flop dan JK Flip-flop. Berikut dibawah ini penjelasan singkatnya:

S-R Flip-flop

S-R adalah singkatan dari “Set” dan “Reset”. Sesuai dengan namanya, S-R Flip-flop ini terdiri dari dua masukan (INPUT) yaitu S dan R.  S-R Flip-flop ini juga terdapat dua Keluaran (OUTPUT) yaitu Q dan Q’. Rangkaian S-R Flip-flop ini umumnya terbuat dari 2 gerbang logika NOR ataupun 2 gerbang logika NAND. Ada juga S-R Flip-flop yang terbuat dari gabungan 2 gerbang Logika NOR dan NAND.

 

Berikut ini adalah diagram logika NOR Gate S-R Flip-flop, NAND Gate S-R Flip-Flop dan Clocked S-R Flip-flop (gabungan gerbang logika NOR dan NAND).

D Flip-flop

D Flip-flop pada dasarnya merupakan modifikasi dari S-R Flip-flip yaitu dengan menambahkan gerbang logika NOT (Inverter)  dari Input S ke Input R. Berbeda dengan S-R Flip-flop, D Flip-flop hanya mempunyai satu Input yaitu Input atau Masukan D. Berikut ini diagram logika D Flip-flop.

JK Flip-flop

Pada RS Flip-flop, terdapat kondisi terlarang yaitu Ketika masukan R dan S sama-sama bernilai logika 1. Hal ini dapat diantisipasi dengan menggunakan rangkaian Flip-flop berikut ini

Rangkaian ini disebut JK Flip-flop dengan Clock. Pada Flip-flop ini, keluaran Q dan diumpan balikkan menjadi masukan sehingga gerbang AND untuk masing-masing J & K memiliki 3(tiga) masukan. Meskipun diperbolehkan kedua masukan bernilai logika 1(satu). Untuk mengatasi ini, dilakukan modifikasi pemicuan(pen-trigger-an) pada JK Flip-flop. Modifikasi pemicuan dapat dilakukan dengan 2 jenis, yaitu positive-edge-triggered dan negative-edge-triggered

T Flop-flip

T Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua Input J dan K dihubungkan sehingga sering disebut juga dengan Single J-K Flip-Flop. Berikut ini adalah diagram logika T flip-flop.

Dari gambar diatas dapat dijelaskan prinsip kerjanya bahwa ketika input T diberikan logika 0, sedangkan S dan R juga berkondisi logika 0, maka output Q akan menghasilkan logika 0 juga, untuk Q’ tentu akan berkondisi kebalikan dari Q, yakni 1. Ketika flip-flop dalam kondisi tersebut, maka input di bagian satu gerbang NAND memiliki logika 1 (set).